

# METHOD OF FABRICATION OF RESISTOR

Patent Number: JP2001143901  
Publication date: 2001-05-25  
Inventor(s): UNOKI YASUMOTO; KANEHARA TSUTOMU  
Applicant(s): UNOKI YASUMOTO;; KANEHARA TSUTOMU  
Requested Patent: JP2001143901  
Application Number: JP19990240266 19990723  
Priority Number(s):  
IPC Classification: H01C3/00; H01C1/144; H01C17/00  
EC Classification:  
Equivalents:

---

## Abstract

---

**PROBLEM TO BE SOLVED:** To facilitate massproduction as a surface mount resistor at a low cost by using an electric resistor of low resistance excellent in electrical and mechanical characteristics.

**SOLUTION:** In fabrication of an electric resistor of low resistance, a belt type material 4 composed of resistance material alloy is cut into an arbitrary number of elements, intersecting the length direction, and the same number of insulating substrates as the number of the elements are fixed to a belt type metal plate by using heat resisting adhesive agent 5. Each of the element both end portions is bent in an U-shape along the substrate both end surfaces. The element surface is protected with insulator, and both the end portions are solder- plated en bloc, thereby fabricating an element.

---

Data supplied from the [esp@cenet](mailto:esp@cenet) database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-143901

(P2001-143901A)

(43)公開日 平成13年5月25日 (2001.5.25)

(51)Int.Cl.<sup>7</sup>

H 0 1 C 3/00  
1/144  
17/00

識別記号

F I

H 0 1 C 3/00  
1/144  
17/00

テマコト<sup>\*</sup>(参考)

C 5 E 0 2 8  
5 E 0 3 2  
A

審査請求 未請求 請求項の数 5 書面 (全 3 頁)

(21)出願番号

特願平11-240266

(22)出願日

平成11年7月23日 (1999.7.23)

(71)出願人 598061519

宇ノ木 保元

神奈川県大和市西鶴間2-11-28

(71)出願人 599028146

金原 勉

東京都多摩市鶴牧4-1-16-4

(72)発明者 宇ノ木 保元

神奈川県大和市西鶴間2-11-28ドルミ鶴  
間709号

(72)発明者 金原 勉

東京都多摩市鶴牧4-1-16-4

最終頁に続く


(54)【発明の名称】 抵抗器の製法

(57)【要約】

【目的】電気的及び機械的特性の優れた低抵抗の電気抵抗を利用して、面実装用抵抗器として量産が容易で且つ安価に製作を可能とする。

【構成】低抵抗の電気抵抗の製法に関わり、抵抗材料合金よりなる帯状材料(4)とその長さ方向を横断するよう各素子を任意の個数ずつ、切断分離した後、素子数と同数の絶縁基板を耐熱性接着剤(5)用いて基板と帯状金属板を接着した後、個々の素子両端部を基板両端面に沿って「コの字」型に折り曲げる。次いで素子表面を絶縁保護した後、両端部を一括半田メッキ(10)して素子を製作する。

箔材素子の断面図



## 【特許請求の範囲】

【請求項1】抵抗線材の合金組成がCu/Mn/Sn = 92.5~89/6~8/1.5~3重量%の線材を用いて製作した抵抗器。

【請求項2】請求項1に記載の抵抗器の製造に於いて、該抵抗線材に箔状材料を用いて製作した抵抗器。

【請求項3】請求項2に記載の帶状材料(1)と、その長さ方向の一端面あるいは両端面(2)に沿ってCuの帶状材料とを連続的に圧着して一体化した帶状材料とし、次いで帶状材料の長さ方向を横断するように各素子を一個ずつ切断分離することを特徴とする抵抗器。

【請求項4】請求項2に記載の帶状材料(1)と、その長さ方向の一端面あるいは両端面(3)に沿ってNi、Cuを積層した帶状材料を連続的に圧着して一体化した帶状材料とし、次いで帶状材料の長さ方向を横断するように各素子一個ずつ切断分離することを特徴とする抵抗器。

【請求項5】請求項4に記載のNi、Cuの替わりにPd、Cu及びNi、Pd、Cuの帶状材料を用いて作製した抵抗器。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は抵抗合金よりなる抵抗素子の比抵抗値が小さく、且つ、抵抗温度係数の小さい合金材料を提供すると、同時に抵抗部と端子部の接触抵抗を可能な限り小さくする目的で使用される低抵抗の製法、並びにこの方法で作製された抵抗素子に関する。

## 【0002】

【従来の技術】大電流の測定には低抵抗、或いはmΩ領域の抵抗を用いて測定する。この目的の為に、金属製の抵抗素子をより高導電率の二つの金属接続端子部の間に接続した抵抗素子が用いられている。また、一般的には、四端子法として、電流用端子、電圧端子がそれぞれ別個に設けられた抵抗素子が使用されているが、金属導体と端子部間の安定した接続が困難な為、低抵抗領域の高精度の測定、並びに、低抵抗素子の安定した製作が困難である。

## 【0003】

【発明が解決しようとする課題】従来技術では、この様な素子の作製は異種金属の接合が作製後、端子部を半田、溶接等で接続する場合、オーミック・コンタクトが充分得られない欠点があった。この欠点の改善にクラッド接合を採用する事により、温度係数の小さい高精度の抵抗素子の製作が容易になる。

## 【0004】

【課題を解決するための手段】上記課題は、Cu/Mn/Sn = 92.5~89/6~8/1.5~3重量%で温度係数の極めて小さい材質の(数 ppm/°C)抵抗素子部と接続端子部をクラッドにより接続される。これによって非常に安定した、電気的に高信頼性の製品を安

価に製造出来き、更にエンドレスに延びた帯状材料から、自動打抜き、曲げ加工が可能となり低価格で製作可能となる。

## 【0005】

## 【発明の実施の形態】

## 【0006】

【実施例1】本発明の図1はCu/Mn/Sn = 92.5~89/6~8/1.5~3重量%の線材(1)を、予め用意した、絶縁体(2)の両端に金属性端子部(3)を接合した部材に抵抗線を規定の抵抗値に巻き付けた後、端子部と線材を半田、溶接等によって接続した、低抵抗領域の温度係数の非常に小さい抵抗器が製作できる。

## 【0007】

【実施例2】本発明の図2は実施例1の抵抗合金材を帶状の箔加工した(4)を帶状材料の長さ方向を横断するように各素子を任意の個数ずつ、切断分離した後、素子数と同数の絶縁基板を耐熱接着剤(5)をもちいて基板と帶状金属板を固着した後、個々の素子両端部を基板両端面に沿って〔コの字〕型に折り曲げる。次いで素子表面を絶縁皮膜(6)で絶縁保護した後、両端部を一括半田メッキ(10)し素子を作製する。

## 【0008】

【実施例3】本発明の図3を参照して、以下詳細説明をする。抵抗合金の帶状材料(4)と、その長さ方向の一端、或いは両端面に沿ってCu(7)の帶状材料を連続的に圧着して一体化して帶状とし、次いで、帶状材料の長さ方向を横断するように各素子を任意の個数ずつ切断分離した後、素子数と同数の絶縁基板を接着した後、それ以降の製作工程は実施例2に示す方法で製作する。

## 【0009】

【実施例4】請求項2又は3の電気抵抗の製造方法に於いて、帶状材料をCu、Ni(8)クラッド(図3)及びCu、Pdクラッド材(9)(図4)を用いて製作する。

## 【0010】

【発明の効果】本発明は低抵抗領域の抵抗素子を製作する場合、抵抗材料の比抵抗値が低く、抵抗温度特性(抵抗温度係数)が小さい材料を用い、又、抵抗素子部と端子部との接觸を圧着による半田のクラッド法によって製作する為、非常に安定した、抵抗素子が製作可能である。また、帶状材料の為、連続加工が容易で、端子部構成の二端子及び四端子加工が容易となり、安定した抵抗器の量産が可能となる。

## 【図面の簡単な説明】

## 【図1】 線材素子の断面図

## 【図2】 箔材素子の断面図

## 【図3】 Cuクラッド箔素子の断面図

## 【図4】 Cu/Ni/Pdクラッド箔・半田メッキ素子の断面図

## 【符号の説明】

- (1) 線材  
 (2) 絶縁体  
 (3) 端子部  
 (4) 帯状材

- (5) 接着材  
 (6) 絶縁皮膜  
 (7) Cuクラッド材  
 (8) Niクラッド材  
 (9) Pdクラッド材

## 【手続補正書】

【提出日】平成13年1月10日(2001.1.1)

○)

## 【手続補正3】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】追加

【補正内容】


【図1】

各線素子の断面図




【図2】

箔材素子の断面図




【図3】

Cuクラッド素子の断面図



【図4】

Cu/Ni/Pdクラッド半田メッキ素子の断面図



フロントページの続き

Fターム(参考) 5E028 AA10 BA02 BA11 BB01 CA02  
 DA04 JA07 JA11 JA12 JB03  
 JC01 JC03 JC06  
 5E032 AB01 AB10 BA02 BA11 BB01  
 CA02 CC11 CC14